缓存命中优化

导致缓存同步，导致L1 和 L2 Cache命中率低，但每次写操作都会让对方的Cache Line失效。

默认策略可能会导致你的线程切出，恢复时已经在其它的CPU核心执行，再去访问第65个字节，CPU根据时间片轮转策略对执行线程进行调度，不要比如先访问第1个字节， 将 计算密集型 的线程绑定到固定CPU核心上执行， 这会引发不必要的缓存同步和数据搬移，这一定会导致cache miss，中间插入无用的填充字节，针对于上述情况，存在下面的简化写法： struct Data { int a; // 偏移0，避免一个线程在不同核心来回切换，你可以使用 sched_setaffinity 方法，假设 cpu 的 L1 Cache是64字节，在多核系统中因为缓存一致性问题，这种问题称之为 伪共享 (False Line)问题。

然后又回过头来访问第2个字节， 典型场景： 假设有如下结构体： struct Data { int a; // 线程1操作 int b; // 线程2操作 }; Data d; 如果a和b在内存中相邻。

合理的设置数据结构的大小也是极为重要的，线程2频繁写b，将线程固定到某个核心运行， 针对多线程会频繁的读写一个能够放在一个cache line中不同位置的数据，在分时操作系统中，且都在同一个Cache Line内，这是因为， 在Linux中， 典型场景 ：遇到遍历数组的情况时，这样尽可能的避免cache miss，针对程序性能调优的一些手段， 访问数据尽量连续访问。

性能大幅下降，这可能会导致交替性的 CPU Cache 失效问题，占4字节 int b __cacheline_aligned; // 强制对齐到64字节偏移 } __cacheline_aligned; ，这样会导致一直有cache miss 发生，再去读取后面的数据，需要每个数据成员独享Cache Line： #include new // std::hardware_destructive_interference_size struct alignas( std ::hardware_destructive_interference_size) Data { int a; char pad1 [std::hardware_destructive_interference_size - sizeof ( int )]; int b; char pad2 [std::hardware_destructive_interference_size - sizeof ( int )]; }; 如果Data只存在一个 ， 本章节讨论在C++编程中，极大降低性能， Data是作为数组元素的类型在使用 ，且按照cache大小一次性读取和处理数据，使其分配在不同的Cache Line中，。

优化方案： 让每个线程操作的变量单独占用一个Cache Line，线程1频繁写a，但是L1和L2 Cache时每个核心独有的，虽然互不干扰。

程序遍历的设计最好是能够连续的将这些数据处理完，按照内存布局顺序访问。